本文档由人工智能从英文自动翻译而成。如有疑义，请参考英文原版文档。
1 引言
2 先决条件
2.1 硬件
2.2 FPGA 项目
2.3 开发软件
2.4 FPGA 设计经验
3 demo bundle 的实施
3.1 概述
3.2 文件结构概述
3.3 使用 Vivado 生成比特流文件
3.4 设置 AMD PCIe IP 核
3.5 使用 ISE 套件生成比特文件
3.6 加载比特文件
4 修改
4.1 与自定义逻辑集成
4.2 包含到自定义项目中
4.3 使用其他板卡
4.3.1 通用
4.3.2 使用 Xillybus for PCIe
4.3.3 使用 Spartan-6 PCIe 板卡
4.3.4 使用 Virtex-6 PCIe 板卡
4.3.5 使用 Virtex-5 PCIe 板卡
4.3.6 使用 Kintex-7、Virtex-7 和 Artix-7 板卡（PCIe）
4.3.7 使用 Ultrascale 和 Ultrascale+ 板卡（PCIe）
4.3.8 使用 Versal ACAP 板卡（PCIe）
4.3.9 使用 XillyUSB
4.4 用于指示 PCIe 通道数的 PRSNT 引脚
4.5 更改 PCIe 通道数和/或链路速度
4.5.1 引言
4.5.2 工作流程
4.5.3 PIPE 频率是否发生了变化？
4.5.4 适配时序约束
4.5.5 更新 PIPE 时钟模块
4.6 更改 FPGA 器件型号
5 故障排除
5.1 实施过程中的错误
5.2 PCIe 硬件问题
