本文档由人工智能从英文自动翻译而成。如有疑义，请参考英文原版文档。
1 引言
2 预备条件
2.1 硬件
2.2 FPGA 项目
2.3 开发软件
2.4 FPGA 设计经验
3 demo bundle 的实现
3.1 概述
3.2 文件结构
3.3 构建 demo bundle
3.3.1 打开项目
3.3.2 构建 PCIe 模块（Arria II 和系列 IV FPGA）
3.3.3 设计文件的编译
3.4 编程 FPGA
4 修改
4.1 与定制逻辑集成
4.2 修改 Altera 的 PCIe IP / Megafunction
4.3 纳入自定义工程
4.4 使用其他开发板
4.4.1 通用说明
4.4.2 器件系列
4.4.3 引脚布局
4.4.4 仅 PCIe：时钟
4.4.5 使用 XillyUSB
5 故障排除
5.1 实现过程中的错误
5.2 PCIe 硬件问题
