本文档由人工智能从英文自动翻译而成。如有疑义，请参考英文原版文档。
1 简介
1.1 概述
1.2 如何集成定制 IP 核
2 定义定制 IP 核
2.1 概览
2.2 设备文件名称
2.3 数据宽度
2.4 用途
2.5 同步流与异步流
2.6 缓冲时间
2.7 DMA 缓冲区的大小
2.8 DMA 加速
3 可扩展性与逻辑资源消耗
3.1 概述
3.2 块 RAM
3.3 逻辑结构资源
4 Revision B、XL 及 XXL 版本的 IP 核
4.1 概述
4.2 使用 Revision B/XL/XXL 版本
4.3 数据字宽度
4.4 逻辑资源消耗
4.5 优化从主机到 FPGA 的流以获得最佳带宽
