# Getting started with the FPGA demo bundle for Xilinx

Xillybus Ltd. www.xillybus.com

Version 3.3

この文書はコンピューターによって英語から自動的に翻訳 されているため、言語が不明瞭になる可能性があります。 このドキュメントは、元のドキュメントに比べて少し古く なっている可能性もあります。

可能であれば、英語のドキュメントを参照してください。

This document has been automatically translated from English by a computer, which may result in unclear language. This document may also be slightly outdated in relation to the original.

If possible, please refer to the document in English.

1	序章		4
2	前提条件		
	2.1	ハードウェア	6
	2.2	<b>FPGA</b> プロジェクト	6
	2.3	開発ソフトウェア	7
	2.4	FPGA designの使用経験	8
3	demo bundle Dimplementation		
	3.1	概要	9
	3.2	ファイル概要...............................	10
	3.3	Vivado で bitstream ファイルを生成する	11
	3.4	Xilinx の PCle IP core のセットアップ	13
	3.5	ISE スイートでのビット ファイルの生成	14
	3.6	bitfile のロード	15
4	変更	[	17
	4.1	カスタム <b>logic</b> との統合......................	17
	4.2	カスタム ブロジェクトへの組み込み	18
	4.3	他のボードを使用する............................	19
		4.3.1 全般的	19
		4.3.2 PCle に Xillybus を使用する	19
		4.3.3 Spartan-6 PCIe ボードの操作	20
		4.3.4 Virtex-6 PCle ボードの操作	20
		4.3.5 Virtex-5 PCle ボードの操作	21
		4.3.6 Kintex-7、Virtex-7、および Artix-7 ボードでの作業(PCIe)	22
		4.3.7 Ultrascale および Ultrascale+ ボードの操作(PCIe)	23
		4.3.8 Versal ACAP ボード (PCle) の使用	23
		4.3.9 XillyUSBの操作	25
	4.4	PCle lanes の数を示すための PRSNT ピン .........	25
	4.5	PCle lanes および/または link speed の数の変更	26

		4.5.1	序章	26
		4.5.2	作業手順	. 27
		4.5.3	PIPE 周波数は変更されましたか?	. 29
		4.5.4	timing constraints の適応	. 30
		4.5.5	PIPE clock モジュールの更新	32
	4.6	FPGA	. 部品番号の変更	. 33
5	トラ	ブルシ	ューティング	34
	5.1	impler	nentation中のエラー	. 34
	5.2	PCle /	ハードウェアの問題	. 34

# 序章

Xillybus は、FPGA と、Linux または Microsoft Windows を実行する host との間の データ転送用の DMA ベースのエンドツーエンド ソリューションです。 FPGA logic の設計者だけでなく、ソフトウェアのプログラマーにもシンプルで直感的なイン ターフェイスを提供します。



上記のように、FPGA 上の application logic は、標準の FIFOs と対話するだけで済みます。

たとえば、図の下部のFIFOにデータを書き込むと、Xillybus IP coreは、FIFOのもう 一方の端でデータを送信できることを認識します。間もなく、IP coreはFIFOから データを読み取り、それをhostに送信して、userspace softwareで読み取り可能に します。データ転送メカニズムは、FIFOと相互作用するだけのFPGAのapplication logicに対して透過的です。

一方、Xillybus IP core は、PCI Express の Transport Layer level を利用してデータ フローを実装し、TLP パケットを生成および受信します。下位層については、開発 ツールの一部である Xilinx の公式 PCIe core に依存しており、追加のライセンスは

必要ありません (WebPACK エディションを使用している場合でも)。

コンピューター上のアプリケーションは、named pipes のように動作する device files と対話します。 Xillybus IP core と driver は、FPGAs の FIFOs と host の関連 する device files の間でデータを効率的かつ直感的に転送します。

XillyUSB では、MGT transceiver を使用して USB 3.0 インターフェイスを実装しま す。USB 3.0 インターフェイスは、上記の PCIe インターフェイスの代わりにデー 夕転送に使用されます。

IP core は、オンライン Web アブリケーションを使用して、顧客の仕様に従って即座に構築されます。 streams の数、方向、およびその他の属性は、design の帯域幅パフォーマンス、同期、およびシンプルさの間で最適なバランスを実現するために、お客様が定義します。このガイドで説明されているように、demo bundle で準備手順を実行した後、http://xillybus.com/custom-ip-factory でカスタム IP core をビルドしてダウンロードすることをお勧めします。

このガイドでは、FPGA を Xillybus IP core で迅速にセットアップする方法につい て説明します。Xillybus IP core は、ユーザー提供のデータ ソースとデータ コン シューマーに接続して、実際のアプリケーション シナリオ テストを行うことがで きます。 IP core は demo bundle に含まれており、Web サイトからダウンロードで きます。

その名前にもかかわらず、demo bundle はデモンストレーション キットではなく、 有用なタスクをそのまま実行できる完全に機能する starter design です。

興味のある方は、Xillybus host application programming guide for Linux または Xillybus host application programming guide for Windowsの付録 A に Xillybus の実装 方法に関する簡単な説明があります。

# 2

# 前提条件

## 2.1 ハードウェア

Xillybus FPGA demo bundle は、ダウンロード ページにリストされているように、 いくつかのボードとデバイスで動作するようにパッケージ化されています (以下の セクション 2.2 を参照してください)。

他のボードの所有者は、ピン配置に必要な変更を行い、MGT の reference clock が 適切に処理されることを確認した後、自分のハードウェアで demo bundle を実行で きます。これは、経験豊富な FPGA エンジニアにとっては簡単なことです。これに ついてはセクション 4.3 で詳しく説明します。

### 2.2 FPGA プロジェクト

Xillybus demo bundle は、Xillybus サイトのダウンロード ページからダウンロード できます。 PCle ベースの cores の場合:

http://xillybus.com/pcie-download

XillyUSB の場合:

http://xillybus.com/usb-download

demo bundle には、単純なテストを目的とした Xillybus IP core の特定の構成が含ま れています。そのため、特定のアプリケーションではパフォーマンスが比較的低く なります。

カスタムIP coresは、IP Core Factory Webアプリケーションを使用して構成、自動 構築、およびダウンロードできます。このツールの使用については、http://xillybus.com/customip-factoryにアクセスしてください。 Xillybus IP core を含むダウンロードされたバンドルは、この使用が "evaluation" と いう用語に合理的に一致する限り、無料で使用できます。これには、core をエンド ユーザー designs に組み込み、実際のデータとフィールド テストを実行することが 含まれます。 core の使用方法に制限はありません。この使用の唯一の目的が、特定 のアプリケーションに対するその機能と適合性を評価することである限りです。

#### 2.3 開発ソフトウェア

Xillybus の demo bundle (および Xillybus を含む他の designs) の implementation に 推奨されるツールは、FPGA のファミリーに応じて以下にリストされています。

#### PCle O Xillybus :

現在、コンピュータにインストールされている Vivado バージョンが、PCle で Xillybus を使用するのに適していることはほぼ確実です。それにもかかわらず、こ れらはより詳細な要件です。

- Virtex-5 FPGAs を使用する場合、Xilinx ISE 13.1 バージョンが優先されます。
   段落 4.3.5 を参照してください。
- Spartan-6 および Virtex-6 の場合は、Xilinx ISE 13.2 以降を使用してください。
- Gen2 インターフェースを備えた Kintex-7 および Virtex-7 (XT/HT ではないすべての Virtex-7、および 485T も) では、Vivado 2014.1 以降が優先ツールです。 ISE リビジョンのうち、バージョン 14.2 以降を推奨します。
- Gen3 インターフェースを持つ Virtex-7 (485T を除く XT/HT)の場合、Vivado 2014.1 以降が推奨されます。 ISE を選択した場合、リビジョン 14.6 以降が必 要です。
- Artix-7 の場合、Vivado 2014.1 以降を使用する必要があります。 ISE 14.6以降 でも問題ありません。
- Kintex / Virtex Ultrascale の場合、Vivado 2015.2 以降を使用する必要があります。これらのデバイスをサポートする ISE リビジョンはありません。
- Ultrascale+ FPGAs には Vivado 2017.3 以降が必要です。
- Versal APAC FPGAs には Vivado 2021.2 以降が必要です。

#### XillyUSB :

- Ultrascale+ を除くすべての FPGAs では、Vivado 2015.2 以降を使用する必要 があります。
- Ultrascale+の場合、Vivado 2018.3 以降を使用する必要があります。

このソフトウェアは、Xilinx の Web サイト (http://www.xilinx.com) から直接ダウン ロードできます。

このソフトウェアのどのエディションも適しています。 FPGA が WebPACK エディ ションの対象である場合、このエディションは、ライセンス料なしで無期限にダウ ンロードして使用できるため、好ましい選択肢となる可能性があります。

Xillybus の implementation は、Xilinx によって提供される一部の IP cores に依存しています。すべてのソフトウェア エディションがこれらの IP cores に対応しており、追加のライセンスは必要ありません。

### 2.4 FPGA designの使用経験

design が demo bundles のリストに表示されるボード用である場合、FPGA で demo bundle を動作させるために FPGA design の以前の経験は必要ありません。他 のボードを使用する場合、Xilinx のツールの使用、特にピン配置と clocks の定義に 関する知識が必要です。

demo bundle を最大限に活用するには、logic design の手法を十分に理解し、HDL 言語 (Verilog または VHDL) を習得する必要があります。それにもかかわら ず、Xillybus demo bundle は、実験するための単純な starter design を提供するた め、これらを学習するための良い出発点です。

# 3

# demo bundle $\mathcal{O}$ implementation

## 3.1 概要

以下のすべてを読み飛ばしたい Vivado ユーザーの場合、最初の implementation を 実行するための手順は次のとおりです。

- demo bundle を作業ディレクトリに解凍します。
- Vivado を起動するか、Vivado が既に実行されている場合は開いているプロジェクトを閉じます。
- Tools > Run Tcl Script... を選択し、verilog/または vhdl/(demo bundle 内)で xillydemo-vivado.tcl を選択します。
- "Generate Bitstream" (または "Generate Device Image") をクリックします。
- implementation が成功した後、vivado/xillydemo.runs/impl\_1/で bitstream ファ イルを見つけます。

Xillybus の demo bundle の implementation、および bit stream ファイルの取得に は、次の 3 つの方法があります。

- バンドル内のプロジェクト ファイルをそのまま使用します。これは最も簡単な方法で、ML506 (Virtex-5) を除く demo bundles のリストに表示されるボードで作業する場合に適しています。
- 別の FPGA に一致するようにファイルを変更します。これは、他のボードや他の FPGAs で作業する場合に適しています。これは、Virtex-5 を使用する場合にも必要です。これについての詳細は、段落 4.3 を参照してください。

 Vivado (または ISE) プロジェクトをゼロからセットアップします。 demo bundle を既存の application logic と統合する場合に必要になる可能性がありま す。段落 4.2 の詳細。

このセクションの残りの部分では、最初の作業手順について詳しく説明します。これは、最も単純で最も一般的に選択される手順です。他の2つの作業手順は、最初の作業手順に基づいていますが、上記の段落で詳しく説明されている違いがあります。

#### 重要:

評価バンドルは、パフォーマンスよりも単純化のために構成されています。特に高帯域幅の場合、持続的かつ継続的なデータフローを必要とするアプリケーションでは、大幅に優れた結果が得られます。これらのシナリオでは、カスタム *IP core* を簡単に構築し、*Web* アプリケーションでダウンロードできます。

#### 3.2 ファイル概要

バンドルは、これらのディレクトリのいくつかで構成されています (どのディレク トリが存在するかは、目的の FPGA によって異なります)。

- core-Xillybus IP core はここに格納されます
- instantiation templates core 用の instantiation templates が含まれています ( Verilog および VHDL 内)。
- verilog demo bundle のプロジェクト ファイルと Verilog のソースが含まれて います ('src' サブディレクトリ内)。
- vhdl demo bundle のプロジェクト ファイルと VHDL のソースが含まれてい ます ('src' サブディレクトリ内)。
- vivado-essentials Vivado で使用する、logic 用の定義ファイルとビルドディレクトリ。
- blockplus-このディレクトリは Virtex-5 にのみ関連します。段落 4.3.5 を参照 してください。

demo bundle がダウンロードされたサイトの Web ページにリストされているよう に、各 demo bundle は特定のボード用であることに注意してください。別のボード が使用されている場合、または特定の構成抵抗がボードに追加または削除されてい る場合は、それに応じて constraints ファイルを編集する必要があります。

Vivado プロジェクトの場合、このファイルは vivado-essentials/xillydemo.xdc であ り、ISE プロジェクトの場合、verilog/ または vhdl/ の下の選択された 'src' ディレク トリにある UCF ファイルです。

また、vhdl ディレクトリには Verilog ファイルが含まれていますが、これらのファ イルを大幅に変更する必要はないことに注意してください。

Xillybus の IP core と application logic の間のインターフェースは、xillydemo.v ファ イルまたは xillydemo.vhd ファイル (それぞれの 'src' サブディレクトリ内) で行われ ます。これは、Xillybus を自分のデータで試すために編集するファイルです。

#### 3.3 Vivado で bitstream ファイルを生成する

ISE ユーザー: 段落 3.4 まで飛ばしてください。

Vivadoは、比較的複雑な構造で多くの中間ファイルを生成するため、プロジェクト を管理することが困難になります。バンドル内のファイル構造をコンパクトに保つ ために、Vivadoプロジェクトを作成するためにTclのscriptが提供されています。こ のscriptは、新しいサブディレクトリ"vivado"を作成し、必要に応じてこのディレク トリにファイルを追加します。

プロジェクトは、src/ サブディレクトリ内のファイルに依存しています (これらのファイルのコピーは作成されません)。 PCle ブロックと、logic で使用される FIFOs は、vivado-essentials/ で定義されています。また、Vivado は、プロジェクトの implementation 中に、このディレクトリに中間ファイルを設定します。

Vivadoを起動します。プロジェクトを開いていない状態で、好みに応じて verilog/ または vhdl/ サブディレクトリで Tools > Run Tcl Script... を選択し、xillydemovivado.tcl を選択します。一連のイベントは 1 分以内に発生します。プロジェクト の展開が成功したかどうかは、Vivado のウィンドウの下部にある ["Tcl Console"] タ ブを選択し、次のように表示されることを確認することで確認できます。

INFO: Project created: xillydemo

これが Tcl console の最後の行でない場合は、Vivado の間違ったリビジョンが使用 されている可能性が高いため、何か問題が発生しています。

この段階で Warnings が表示されますが、エラーはありません。ただし、プロジェ クトが既に生成されている (つまり、script が既に実行されている) 場合、script を 再度実行しようとすると、次のエラーが発生します。

ERROR: [Common 17-53] User Exception: Project already exists on disk, please use '-force' option to overwrite:

新しい "vivado" サブディレクトリが、Tcl script.1 を含むディレクトリに作成される ことに注意してください。

プロジェクトが作成されたら、implementation を開始します。左側の Flow Navigator バーの "Generate Bitstream" (または "Generate Device Image") をクリックしま す。



synthesis と implementation を起動してもよいかどうかを尋ねるポップアップ ウィンドウが表示される可能性があります – "Yes" を選択します。

Vivado は一連のプロセスを実行します。通常、これには数分かかります。いくつかの warnings が発行されましたが、いずれもクリティカルに分類されていません (ただし、一部の critical warnings は、 Tcl script の実行によりログに残っている可能性があります)。

bitstream の implementation が正常に完了したことを示すポップアップ ウィンドウ が表示されます。次に何をするかの選択肢を与えてくれます。 "Cancel" を含め、どのオプションでも問題ありません。

bitstream ファイル、xillydemo.bit は vivado/xillydemo.runs/impl\_1/ にあります。 Versal FPGAs の場合、ファイルは代わりに xillydemo.pdi です。

implementation が故障することは決してありません。ただし、言及する価値のある エラー状態が1つあります。

カスタム logic が統合されている場合、"Timing constraints weren't met"を示すエ ラーが発生する可能性があります。これは、ツールが timing の要件を達成でき なかったことを意味します。この場合、design は構文的に正しいですが、特定の clock レートや I/O 要件に関して特定のパスを十分に高速にするために修正が必要で す。 design をより良い timing に修正するプロセスは、しばしば *timing closure* と呼 ばれます。

timing constraint の障害は一般に critical warning として発表されるため、Vivado は、ユーザーが FPGA の信頼できる動作を保証しない bitstream ファイルを作成 することを妨げません。このような bitstream の作成を防ぐために、route の実 行の最後に自動的に実行される小さな Tcl script、つまり "showstopper.tcl" によっ て、timing の障害がエラーに変わります。この安全対策をオフにするには、Flow Navigator の "Project Manager" の下にある "Project Settings" をクリックします。 "Implementation" ボタンを選択し、"route\_design" の設定まで下にスクロールしま す。次に、tcl.post から showstopper.tcl を取り外します。

Vivado のユーザーは、次のセクションを飛ばして 3.6 の段落に直接進むことができます。

#### 3.4 Xilinx の PCle IP core のセットアップ

この部分は、Spartan-6 以外の FPGAs の ISE ツールチェーンにのみ関連します。 Vivado を使用する場合は、段落 3.3 を参照してください。 Spartan-6 FPGAs で作 業している人は、パラグラフ 3.5 に直接ジャンプできます。

PCIe 用の Coregen IP core のやや特殊な構成により、implementation プロジェクトに XCO ファイルを含めることはできませんが、代わりに、core 生成ソフトウェアが含める Verilog ファイルを作成します。これは、Virtex-5、Virtex-6、および series-7 を使用している場合にのみ当てはまります。

Virtex-5 FPGAs には、XCO ファイルの特別な処理が必要です。 段落 4.3.5 を参照してください。

blockplus ディレクトリまたは pcie\_core ディレクトリ (バンドル内にある) でプロ ジェクト ファイル (.xise)を見つけ、それをダブルクリックして ISE を開きます。 "Design Utilities" の下で、"Regenerate all cores" をクリックし、プロセスが完了す るまで待ちます。次に、ISE を閉じます。これ以上のアクションは必要ありません。

この手順では、Xilinx PCIe core のラッパーである Verilog ファイルのセットを生成 します。これらのファイルは、demo bundle の bitstream を作成するプロジェクト で使用されます。優先言語として Verilog または VHDL を選択しても、ファイルは Verilog で生成されます。

これらの Verilog ファイルをメイン プロジェクトに手動で含める必要はありません が、プロジェクト全体の implementation を試行する前に、これらのファイルを一度 生成する必要があります。メイン プロジェクトの implementation を繰り返す前で あっても、この手順を繰り返す必要はありません。

#### 3.5 ISE スイートでのビット ファイルの生成

Virtex または series-7 ファミリに属する FPGA を使用する場合は、上記の 3.4 の説 明に従って、PCIe ラッパーを準備したことを確認してください。

好みに応じて、'verilog' サブディレクトリまたは 'vhdl' サブディレクトリにある 'xillydemo.xise' ファイルをダブルクリックします。 ISE が実行を開始し、正しい設 定でプロジェクトを開きます。 ISE は、ファイルが見つからないと文句を言うべき ではありません。そうで、FPGA ファミリが series-7 または任意の Virtex ファミリ の1つである場合、PCIe ラッパーが段落 3.4 で述べたように準備されていない可能 性があります。

"Generate Programming File" をクリックして、implementation を起動します。

最初の implementation の間に、2 つまたは 3 つの Xilinx Coregen IP cores を再生成 する必要があります。このプロセスには時間がかかりますが、幸いなことに一度だ けです。次のようなポップアップ ウィンドウが 2 3 回表示されます。

ISE Project Navigator					
?	The required file fifo_32x512.vhd for the IP core fifo_32x512.xco was not found in the IP core source directory.In order for synthesis to run successfully, you will need to either copy the file(s) to the IP core source directory or regenerate the core. Would you like to create these files by regenerating the IP Core?				
	Click "Yes" to regenerate this IP core to create the necessary file(s). Click "No" to skip regeneration of this IP core only.				
	The Regenerate All Cores process in Project Navigator can also be used to automate the regeneration of all cores in the project.				
	Click "Abort" to exit the process and return to Project Navigator.				
	Yes No Abort				

これらすべてで "Yes" をクリックします。

この手順では、いくつかの warnings が生成されます (FPGA プロジェクトの implementation は常に生成されます) が、エラーは表示されません。プロセスが 終了すると、bitfile は xillydemo.bit として検出されます。

log の次の文 (末尾付近) を探して、timing constraints が達成されたことを常に確認します。

All constraints were met.

これは、特にプロジェクトに変更を加えた後は非常に重要です。 constraints が達成

されない場合でも、ツールは bitfile を生成しますが、FPGA は予期しない方法で動作する可能性があります (おそらく、許容温度範囲内の温度変化の結果として)。

同様のメッセージが、ISE の design の概要に記載されています。

timing constraints を達成できないのは、bus\_clk の速度に耐えられるほど高速でない logic を追加した結果である可能性があります。しかし、明らかな理由もなく障害が発生した場合は、logic コンポーネントを FPGA の logic fabric に配置しようとしたときに、Xilinx のツールが初期の推測を誤っており、後で実行される最適化アルゴリズムがこれを修正できなかった可能性があります。

後者のケースは、placer cost table figure を変更することで修正できます (これ は、最初の配置のランダム性に対する seed です)。 ISE Project Navigator 内の Processes ペインで、"Map" を右クリックし、"Process Properties…" を選択しま す。 Property display level が "Advanced" であることを確認し、"Starting Placer Cost Table" をまだ試していない他の番号に変更します。この数の大きさには意味が ありません。その後、"Generate Programming File" で再起動します。

#### 重要:

一部の ISE バージョン、特に ISE 14.2 では、verilog/ディレクトリでのビルドが失敗し、ERROR:HDLCompiler:687 - "C:/try/xillybus-eval-kintex7-1.1/verilog/src/fifo\_32x512\_synth.v" Line 54: Illegal redeclaration of module fifo\_32x512. (または類似) というエラーが表示される場合があります。これ は、Xilinx のツールの bug が原因です。これを回避するには、src/ディレク トリ内の fifo\_8x2048\_synth.v と fifo\_32x512\_synth.v を削除し、"Generate Programming File"を再起動します。いくつかの warnings は、ツールがこれらの ファイルを見つけられないことを示しますが、それでも implementation は適切 に実行されるはずです。

#### 3.6 bitfile のロード

開発の初期段階では、JTAG 経由で FPGA をロードすることをお勧めします。ほ とんどのボードでは、Vivado を実行するコンピュータとボードのパネルの USB コネクタを接続する単純な USB ケーブルで十分です。 ISE を使用している場合 は、bitfile のロードに iMPACT を使用します。

JTAG 経由で FPGA をロードする方法については、ボードの説明書を参照してください。

XillyUSB ブロジェクトの場合、USB インターフェイスが動作中のコンピューターに 接続されている場合でも、FPGA はいつでもロードおよび再ロードできます。

PCle プロジェクトでは、コンピューターの電源を入れる前に、FPGA に bitfile を ロードする必要があります。コンピューターは、電源を入れたときに PCle 周辺機 器が適切な状態にあることを期待しており、その後の予期せぬ事態に耐えられない 場合があります。

したがって、host が動作している限り、FPGA をリロードしないでください。 PCle 仕様では hotplugging のサポートが必要ですが、マザーボードは通常、PCle カードが消えてから再び現れることを想定していません。したがって、一部のマ ザーボードは正しく応答しない場合があります。それでも、一部のマザーボードで は、オペレーティング システムの実行中に FPGA をリロードできます。

Xillybus の driver は hotplugging に正常に応答するように設計されていますが、コン ビュータの一般的な安定性を保証するものは何もありません。これについては、次 のページで説明しています。

#### http://xillybus.com/doc/hot-reconfiguration

FPGA の電源を入れ、コンピューターの電源を入れると同時に flash memory から ロードする場合、BIOS が bus をスキャンするときに PCIe デバイスが存在するよ うに、FPGA が十分に速くロードされることを確認することが不可欠です。

# 4

変更

## 4.1 カスタムlogicとの統合

Xillybus demo bundle は、application logic と簡単に統合できるように構築されてい ます。データを接続する場所は、xillydemo.v または xillydemo.vhd ファイルです (優 先言語によって異なります)。バンドル内の他のすべての HDL ファイルは、Xillybus IP core を使用して host (Linux または Windows) と FPGA の間でデータを転送する 目的で無視できます。

カスタム logic designs を含む追加の HDL ファイルは、段落 3.5 または 3.3 で説 明されているように準備されたプロジェクトに追加され、"Generate Programming File" または "Generate Bitstream" をクリックして再構築されます。初期展開の他の 手順を繰り返す必要がないため、logic の開発サイクルは非常に迅速かつ単純です。

Xillybus IP core をカスタム application logic に接続する場合、少なくとも最初の段 階では、FIFOs を介してのみ Xillybus IP core と対話し、logic でそれらの動作を模 倣しようとしないことを強くお勧めします。

これに対する例外は、メモリまたは register arrays を Xillybus に接続する場合です。この場合、xillydemo モジュールに示されている例に従う必要があります。

xillydemo モジュールでは、FIFOs を使用して data loopback を実行します。つま り、host から到着したデータは host に送り返されます。 FIFO の両側が Xillybus IP core に接続されているため、core はデータのソースであり、データの消費者でもあ ります。

実際の使用シナリオでは、FIFO の片側だけが Xillybus IP core に接続されています。 FIFO のもう一方の側は、データを供給または消費する application logic に接続 されています。

xillydemo モジュールで使用される FIFOs は、両側が Xillybus のメイン clock によっ

て駆動されるため、両側に1つの共通 clock のみで動作します。実際のアプリケー ションでは、読み取り用と書き込み用に別々の clocks を持つ FIFOs に置き換える ことが望ましい場合があります。これにより、bus\_clk 以外の clock を使用してデー タ ソースとデータ コンシューマを駆動できます。これにより、FIFOs は仲介者と してだけでなく、適切な clock domain クロスの役割も果たします。

Xillybus IP core は、FPGA から host への streams に対して (First Word Fall Through, FWFT とは対照的に)単純なFIFO インターフェースを想定していることに注意して ください。

次のドキュメントは、カスタムlogicの統合に関連しています。

- logic design用のAPI: Xillybus FPGA designer's guide
- Getting started with Xillybus on a Linux host
- Getting started with Xillybus on a Windows host
- Xillybus host application programming guide for Linux
- Xillybus host application programming guide for Windows
- The guide to defining a custom Xillybus IP core

#### 4.2 カスタム プロジェクトへの組み込み

必要に応じて、Xillybus IP core を既存の Vivado / ISE プロジェクトに含めるか、新 しいプロジェクトを最初から作成することができます。

プロジェクトがまだ存在しない場合は、新しいプロジェクトを開始し、好みの HDL 言語と目的の FPGA に基づいて設定します。

Xillybus IP core を Vivado ブロジェクトに含めるには、カスタム プロジェクトの ソース ファイルと設定を反映するように xillydemo-vivado.tcl を編集し、この script を実行して新しいプロジェクトを作成することをお勧めします。

ISE プロジェクトに Xillybus IP core を含めるには:

 Virtex-5/6 または series-7 ファミリーに属する FPGAs を使用する場合、PCIe ラッパー ファイルは、段落 3.4 (および Virtex-5 FPGAs の段落 4.3.5) で説明 されているように、個別に生成する必要があります。生成された Verilog ファ イルは、カスタム プロジェクトに追加する必要があります (XCO ファイルで はありません)。

- 2 つの src/ サブディレクトリ (言語設定に応じて) のいずれかにあるすべての ファイルをプロジェクトに追加します。
- Macro search path にディレクトリを追加します。process メニューの "Implementation" で、 "Translate" を右クリックし、 "Process Properties..." を選択します。 'core' サブディレクトリを Macro Search Path プロパティに追加します (右端のボタンで参照)。このプロパティを設定しないと、Translate ステージが implementation 中に失敗します。これは、xillybus\_core.ngc ファイルが見つか らないためです。
- xillydemo モジュールがプロジェクトの top level module でない場合は、その ポートを top level に接続します。
- Xillybus IP core をカスタム application logic に接続するには、xillydemo モ ジュールを編集して、既存の application logic を目的のものに置き換えます。

#### 4.3 他のボードを使用する

#### 4.3.1 全般的

demo bundles のリストにないボードを使用する場合は、バンドルに若干の変更が 必要です。

core はいくつかの GPIO LED 出力を生成します。空きがあればボード上の LEDs に 接続することをお勧めします。

#### 4.3.2 PCle に Xillybus を使用する

購入したほとんどのボードには、FPGA design の独自の例があり、そのボードで PCle インターフェイスがどのように使用されているかを示しています。多くの場 合、目的のボードの XDC / UCF ファイルで関連するピン割り当てを見つけ、ピンの 名前を Xillybus の XDC / UCF ファイルで使用されている名前に変更するのが最も簡 単です。次に、Xillybus のプロジェクトで使用される XDC / UCF ファイルの関連す る行を置き換えることができます。

ピンの配置方法の詳細は以下のとおりです。

最も一般的な間違いは、PCIe bus の reference clock であることに注意してくださ い。同じ周波数の clock を接続しても機能しません: マザーボードの clock と他の clock のわずかな周波数の違いにより、transceiver が散発的にロックを失い、信頼 性の低い通信が発生し、FPGA を PCIe デバイスとして検出できない可能性があり ます。 Xillybus core は Xilinx の PCIe core に基づいているため、Xilinx のユーザー ガイド は、PCIe の physical layer に関連する考慮事項の有効な情報源です。

#### 4.3.3 Spartan-6 PCle ボードの操作

Spartan-6 の場合、Xillybus core は PCIe bus ポートを介して host と接続します。 このポートは、次の 7 本の物理ワイヤで構成されています。

- PCIE\_250M\_P と PCIE\_250M\_N という名前の reference clock 用の differential wires のペア: PCIe bus clock から派生した 125 MHz の周波数を持つ clock (net の名前にもかかわらず) は、これらのワイヤで期待されます。別の clock が 適用される場合、Xilinx PCIe Coregen core (バンドル内の pcie.xco によって 定義される) は、実際の clock 周波数を期待するように再構成する必要が あります。さらに、TS\_PCIE\_CLK 仕様に変更が反映されるように、timing constraint を更新する必要があります。
- PCIE\_PERST\_B\_LS 上の host の master bus reset
- シリアルデータ入力ペア、PCIE\_RX0\_P および PCIE\_RX0\_N
- シリアルデータ出力ペア、PCIE\_TX0\_P および PCIE\_TX0\_N

これらのピンの割り当ては、ボードの配線に従って設定されます。

#### 4.3.4 Virtex-6 PCle ボードの操作

Virtex-6の場合、配線は似ています。

- PCIE\_REFCLK\_P および PCIE\_REFCLK\_N という名前の、reference clock 用の differential wires のペア: PCIe bus clock から派生した 250 MHz の周波数を持つ clock がこれらのワイヤで期待されます。別の clock が適用される場合、Xilinx PCIe Coregen core (バンドル内の pcie\_v6\_4x.xco によって定義される) は、実際の clock 周波数を期待するように再構成する必要があります。このような変更には、constraints の変更も含まれる場合があります。 Coregen によって生成された UCF ファイルの例を参照してください。
- PCIE\_PERST\_B\_LS 上の host の master bus reset
- シリアルデータ入力ベクトルペア、PCIE\_RX\_P および PCIE\_RX\_N (各 4 ワイヤ)

シリアルデータ出力ベクトルペア、PCIE\_TX\_P および PCIE\_TX\_N (各 4 ワイヤ)

ビンの割り当ては、transceiver logic を配置することによって暗黙的に行われます。 UCF ファイルで GTX の配置を定義する constraints は、特定の pinout を強制しま す。同様に、reference clock のピンの配置は、clock buffer (pcieclk\_ibuf)の位置を 制約することによって暗黙的に設定されます。 Xillybus のバンドル内の UCF ファ イルにはガイド コメントが含まれています。

UCF ファイルは、これらのピン配置が目的のボードのものと一致するように編集する必要があります。

#### 4.3.5 Virtex-5 PCle ボードの操作

Virtex-5 ファミリには 2 つのデバイス グループがあり、それぞれにわずかに異なる PCle インターフェイスが必要です。これを簡単に処理するには、'blockplus' サブ ディレクトリに 2 つの異なる XCO ファイルがあり、そのうちの 1 つだけを使用す る必要があります。

したがって、PCle core をビルドする前に、そのサブディレクトリ内のファイルの 名前を次のように変更する必要があります。

- Virtex-5 LX または Virtex-5 SX の場合: pcie\_v5\_gtp.xco を pcie\_v5.xco に名前 変更
- Virtex-5 FX または Virtex-5 TX の場合: pcie\_v5\_gtx.xco を pcie\_v5.xco に名前 変更

#### 重要:

PCIe Block Plus generator のバージョンは 1.14 である必要があり、1.15 ではあ りません。 ISE 13.1 にはこの目的に適したバージョンがありますが、ISE 13.2 に含まれているバージョンでは問題のあるコードが生成されます。

implementation 全体に ISE 13.1 以外のバージョンが必要な場合は、正しいバージョ ンの PCle Block Plus (ISE 13.1 に含まれる) を使用して Verilog ファイルを生成する ことができます。プロジェクト全体の implementation は、ISE の優先バージョンで 実行できます。

UCF ファイルには、ピンの設定方法に関するガイド コメントがあります。 PCIe ピンの配置は暗黙的であり、GTP/GTX コンポーネントの位置で constraint によって強制されます。

100 MHz の周波数を持つ clock は、PCIE\_REFCLK ワイヤ ペアで期待されま す。別の clock が適用される場合、Xilinx PCIe Coregen core (pcie\_v5.xco で定 義) は、実際の clock 周波数を期待するように再構成する必要があります。さら に、TS\_MGTCLK 仕様が変更を反映するように、timing constraint を更新する必要 があります。

#### 4.3.6 Kintex-7、Virtex-7、および Artix-7 ボードでの作業 (PCle)

series-7 ファミリのすべての FPGAs は、同じ PCIe インターフェイスを備えています。

PCIE\_REFCLK\_P および PCIE\_REFCLK\_N という名前の、reference clock 用の differential wires のペア: PCIe bus clock から派生した (または直接接続された) 100 MHz の周波数を持つ clock は、これらのワイヤで予期されます。

別の clock が適用される場合、PCle ブロック (pcie\_k7\_vivado.xci または demo bundle で同様に定義される) は、実際の clock 周波数を期待するように 再構成する必要があります。このファイルは、プロジェクトのソース リスト に表示されます。このような変更には、timing constraints の変更も含まれる 場合があります。 Xilinx のツールによって生成された XCF ファイルの例を参 照してください。

ISE を使用する場合、Xilinx の PCle core は pcie\_k7\_8x.xco などで定義されま す。 XDC ではなく、UCF ファイルを調整する必要がある場合があります。

- PCIE\_PERST\_B\_LS 上の host の master bus reset
- シリアル データ入力ベクトル ペア、PCIE\_RX\_P および PCIE\_RX\_N (それぞれ8または4ワイヤ)
- シリアルデータ出力ベクトルペア、PCIE\_TX\_P および PCIE\_TX\_N (それぞれ8または4ワイヤ)

ビンの割り当ては、transceiver logic を配置することによって暗黙的に行われます。 UCF/XDC ファイルで GTX の配置を定義する constraints は、特定の pinout を強制 します。同様に、reference clock のビンの配置は、clock buffer (pcieclk\_ibuf)の位 置を制約することによって暗黙的に設定されます。 Xillybus の demo bundle の UCF / XDC ファイルには、ガイド コメントが含まれています。

UCF/ XDC ファイルは、これらのピン配置が目的のボードのものと一致するように 編集する必要があります。

#### 4.3.7 Ultrascale および Ultrascale+ ボードの操作 (PCle)

これらの FPGAs はすべて、同じ PCle インターフェイスを備えています。

PCIE\_REFCLK\_P と PCIE\_REFCLK\_N という名前の reference clock 用の differential wires のペア: PCIe bus の clock に直接接続されている 100 MHz の周 

 波数を持つ clock。

別の clock が適用される場合、PCle ブロック (pcie\_ku\_vivado.xci または demo bundle で同様に定義される) は、実際の clock 周波数を期待するように再構成 する必要があり、この clock の timing constraint は xillydemo.xdc で更新する 必要があります。これらのファイルは、プロジェクトのソース リストに表示 されます。

- PCIE\_PERST\_B\_LS 上の host の master bus reset
- シリアルデータ入力ベクトルペア、PCIE\_RX\_P および PCIE\_RX\_N (それぞれ8または4ワイヤ)
- シリアル データ出力ベクトル ペア、PCIE\_TX\_P および PCIE\_TX\_N (それぞれ8または4ワイヤ)

ピンの割り当ては、transceiver logic を配置することによって暗黙的に行われます。 XDC ファイルで GTX の配置を定義する constraints は、特定の pinout を強制しま す。同様に、reference clock のピンの配置は、clock buffer (pcieclk\_ibuf)の位置 を制約することによって暗黙的に設定されます。 Xillybus の demo bundle の XDC ファイルには、ガイド コメントが含まれています。

XDC ファイルは、これらのピン配置が目的のボードのものと一致するように編集する必要があります。

#### 4.3.8 Versal ACAP ボード (PCle) の使用

これらの FPGAs には、次の PCle インターフェイスがあります。

PCIE\_REFCLK\_P と PCIE\_REFCLK\_N という名前の reference clock 用の differential wires のペア: PCIe bus の clock に直接接続されている 100 MHz の周 
波数を持つ clock。

別の clock が適用される場合、CPM block 内の PCIe controller (pcie\_versal block design 内の CIPS IP 内にある) は、実際の clock 周波数を予期するよう に再構成する必要があります。

- シリアルデータ入力ベクトルペア、PCIE\_RX\_P および PCIE\_RX\_N (各 8 ワイヤ)
- シリアルデータ出力ベクトルペア、PCIE\_TX\_P および PCIE\_TX\_N (各 8 ワイヤ)

host の master bus reset は PMC MIO 38 に直接接続されています。この信号に別の MIO pin を使用する場合は、CIPS IP をそれに応じて構成する必要があります (詳細 については、Xillybus の tutorial page を参照してください)。

XDC には、PCIe ブロックに関連する constraints は含まれていません。 timing constraints と pin placement constraints は両方とも CIPS IP によって暗黙的に提供 されます。 CPM は PCIe インターフェイスに使用されるため、pin placements は移動できないことに注意してください。

PCIe block のパラメータを変更する手順は他の FPGAs とは異なります。PCIe 部分 は block design として実装されています。この block design には、pcie\_block\_support というブロックがあります。このブロックには、PCIe ブロックで使用される transceivers および clock resources が含まれています。したがって、lanesまた はlink speedの番号を変更した後は、pcie\_block\_supportをアップデートする必要が あります。 pcie\_block をアップデートするだけでは十分ではありません。

pcie\_block\_support を更新する方法は、このブロックを削除し、Vivado に再生成さ せることです。このようにして、PCle ブロックの更新されたパラメーターを使用し てブロックが作成されます。

この手順を開始する前に、block design のビジュアル コピーを作成することをお勧めします。更新された pcie\_block\_support ブロックを使用して同じ block design を 再構築する必要があるため、これは役立ちます。

この手順の手順は次のとおりです。

- pcie\_block\_support ブロックとそのすべての external ports を削除します。これは、どこにも接続されていない ports (例: "pcie\_mgt")を削除し、ブロックに接続されている ports (例: "m\_axis\_cq\_0")も削除することを意味します。
- versal\_cips\_0 と pcie\_block 間の reset signal の接続を削除します。
- 前の手順に応じて、Vivado は "Run Block Automation" を提案するはずです。
   その提案をクリックします。 Vivado は応答して pop-up windows を開きます。 PCle パラメータが正しいことを確認し、"OK" をクリックします。
   Vivado は "Run Connection Automation" も推奨しますが、このオブションでは
   十分ではないことに注意してください。

- Vivado は新しい pcie\_block\_support ブロックを追加し、いくつかの接続を作成します。
- "sys\_reset"に関連する external port を削除します。代わりに、versal\_cips\_0のpl\_pcie0\_resetn を2つのブロックの sys\_reset inputs (pcie\_block & pcie\_block\_support)に接続します。これを行うと、"sys\_reset"は以前と同じように接続されます。
- PCle ブロックのどこにも接続されていないすべての pins を選択します (この目的に CTRL-click を使用することも可能です)。 right-click > Make External を使用して、これらの ports を外部に作成します。 Vivado は、すべての pins に対して ports を作成します。各 external port の名前は、net の名前に "\_0" 接尾辞が追加されたものになります。

#### 4.3.9 XillyUSB の操作

XillyUSB は、SFP+ インターフェイスを持つ他のボードで使用できます。この場合、SFP+ コネクタに配線された MGT を使用するように design の constraints を設定するだけです。

ボードは、MGT 用に低 jitter を備えた 125 MHz reference clock も提供する必要が あります。 USB 仕様の要件にもかかわらず、Spread Spectrum Clocking (SSC) を 育効にしないでください (そのようなオプションが存在する場合)。SSC reference clock が使用されている場合、MGT は受信信号を適切にロックしません。

カスタム ボードの場合、SFP+ コネクタのピンが FPGA の MGT に直接接続されて いるため、sfp2usb モジュールの回路図を参照することをお勧めします。 sfp2usb モジュールで行ったように、SSRX ワイヤを交換することはオプションです。これ は、PCB design を簡素化する場合にのみ推奨されます。

必要に応じて、SSTX ワイヤを交換することもできます。これには、\*\_frontend.v ファイルを編集して、送信ビットの極性を反転し、ワイヤ ベア スワップを補正す る必要があります。 USB の仕様では、極性を入れ替えても link partners が正しく 動作することが求められているため、この編集がなくても USB 接続が正しく動作 する可能性が高いことに注意してください。ただし、これに依存しないことをお勧 めします。

#### 4.4 PCle lanes の数を示すための PRSNT ピン

PCIe 仕様によると、PCIe コネクタには 1 つまたは複数のピンがあり、PCIe slot の 周辺機器の存在と lanes の数を示しています。これらは PRSNT ピンです。ほとん どの開発ボードには、これらのピンのおかげで、host が通知される lanes の数を調 整するための DIP switches があります。

これらのピンの典型的なデフォルト設定は、ボードで可能な lanes の最大数です。 この設定は、実際に使用されている lanes の数が少ない場合でも、通常は機能しま す。これは、host とペリフェラル間の初期ネゴシエーション (PCle 仕様で必要) に より、lanes の実際の数が正しく検出されるためです。

これらの DIP switches の設定方法については、ボードのリファレンス マニュアル を参照してください。一部の hosts は誤った設定の結果として lanes を無視する可 能性があるため、これらの DIP switches を実際に使用されるよりも少ない lanes に 設定しないことが重要です。

#### 4.5 PCIe lanes および/または link speed の数の変更

#### 4.5.1 序章

#### 重要:

*link*のパラメータを変更すると、*timing constraints*の調整が必要になる場合が あります。この問題に注意を払わないと、*PCle link*が動作する可能性がありま すが、信頼性が低くなります。

変更を行った後は、必要に応じて timing constraints を適切に調整してください。このトピックについては、以下で詳しく説明します。

Xillybus の FPGA demo bundles は通常、目的のボードで使用可能な lanes の最大数 と、2.5 GT/s (Gen1)の link speed に設定されます。

これは、FPGA ボードがマザーボードの PCle コネクタに適合する場合、すべての lanes が host との接続に使用されることが期待できるからです。一方、ほとんど の場合、これらの lanes によって達成される帯域幅は、2.5 GT/s を使用した場合で も、Xillybus IP core が使用する可能性がある帯域幅よりも高いため、より高い link speed を設定しても意味がありません。

PCIe 仕様では、関連するすべての bus コンポーネントの速度を下げるためのフォールバック機能が必要であるため、2.5 GT/s を選択すると、すべてのマザーボードで 均一な動作が保証されます。

ただし、lanes とその link speed の数を変更したいことがよくあります。特に、カ スタム ボードで Xillybus IP core を使用している場合はそうです。 lanes を減らし て link speed を増やすことは、一般的な要件です。

Xillybus IP core は、PCIe bus との低レベル インターフェイスを Xilinx の PCIe ブ

ロックに依存しています。したがって、Xilinx の PCle ブロックが正常に動作する限り、lanes または link speed の数に関係なく、IP core は正常に動作します。

PCle ブロックが少数の lanes で構成され、link speed と組み合わされて、その帯 域幅能力が Xillybus IP core よりも低くなる場合でも、適切に動作します。この場 合、Xillybus の streams によって提供される総帯域幅は、PCle ブロックの設定に よって課される帯域幅制限とほぼ等しくなります。何がボトルネックになるのかと いう問題です。

#### 4.5.2 作業手順

Versal ACAP FPGAs については、4.3.8 のセクションを参照してください。以下の 説明は、他のすべての FPGAs を対象としています。

原則として、lanes および/または link speed の数を変更するには、必要に応じて PCle ブロックの構成を変更する必要があります。ただし、注意すべきいくつかの問 題があります。

- この変更は、PCle ブロックの他のパラメーターに影響を与え、正しく動作しなくなる可能性があります。特に、XilinxのGUI ツールには注意すべきバグがあります。詳しくは以下をご覧ください。
- この変更により、PCIe ブロック (PIPE clocks) を駆動する clocks の周波数が 変更される可能性があるため、timing constraints の変更が必要になります。
- 上記の clock 周波数の変更には、PCle ブロック (該当する場合は pipe\_clock モジュールの instantiation) をサポートする Verilog コードの変更も必要になる 場合があります。そうしないと、PCle ブロックが機能しなくなります。

したがって、段階は次のようになります。

- アクティブなブロジェクトで XCO または XCI ファイルのコピーを作成します (つまり、Vivado または ISE が必要に応じて IP をアップグレードした後)。これにより、後で変更を diff ツールと比較し、不要な変更が発生した場合にそれを見つけることができます。
- 構成のために Vivado (または ISE) で PCIe ブロックの IP を開きます (Versal FPGAs では、pcie\_versal block design で唯一のブロックである CIPS IP で CPM unit を開きます)。
- 3. (AXI) interface width を変更しないように注意しながら、lanes および/または Maximum Link Speed の数を必要に応じて変更します。タスクに適した lanes

と link speed の組み合わせを選択することで、(AXI) Interface Frequency の変 更を回避できる場合は、それが望ましいです。

- 必要な変更を行った後、Vendor ID と Device ID が変更されていないことを確認します (Subsystem のどちらも変更されていません)。 Vivado の一部のリビジョンでは、関連のない変更の結果として一部のパラメーターがデフォルトにリセットされる場合があります (これはバグです)。
- 5. 変更を確認します (通常、ダイアログ ボックスの下部にある "OK" をクリック します)。確認後に提案された場合は、出力ファイルを生成する必要はありま せん。
- 更新された XCO または XCI ファイルをテキストの diff ツールと比較し、関連するパラメーターのみが変更されていることを確認します。これについては、以下で詳しく説明します。
- 7. xillybus.v と xillydemo.v/.vhd の PCIE\_\* の信号ベクトル幅を調整して、lanes の新しい数を反映するようにします。
- 8. 以下の 4.5.3 の説明に従って、必要に応じて PIPE clock モジュールの instantiation を調整します。
- 9. 以下の 4.5.4 で説明されているように、必要に応じて timing constraints を調整します。
- 10. 段落 4.5.5 で説明されているように、PIPE clock モジュールを更新します。

Ultrascale 以降で作業する場合、最後の3つの手順は必要ありません。

新しい XCI ファイルと古い XCI ファイルを比較する場合、PARAM\_VALUE.Device\_ID は誤って変更されることが多いため、特に注意する必要があります。

XCI ファイルのパラメータの違いは、必要なものと一致する必要があります。これ は、Vivado で行われた変更に従って変更が許容される可能性のあるパラメーターの 短いリストです。 Vivado の異なるリビジョン (したがって、PCle ブロックの異な るリビジョン) は、異なる XML パラメータを持つ PCle ブロックの属性を表してい る可能性があるため、パラメータの名前には多少の注意を払う必要があります。

- lanes の数に関連:
  - PARAM\_VALUE.Maximum\_Link\_Width
  - MODELPARAM\_VALUE.max\_lnk\_wdt
- link speed に関連:

- PARAM\_VALUE.Link\_Speed
- PARAM\_VALUE.Trgt\_Link\_Speed
- MODELPARAM\_VALUE.c\_gen1
- MODELPARAM\_VALUE.max\_lnk\_spd
- インターフェイス周波数に関連しています。これらのパラメータの変更は、
   段落 4.5.3 および 4.5.4 の段階が必要であることを強く示しています。
  - PARAM\_VALUE.User\_Clk\_Freq
  - MODELPARAM\_VALUE.pci\_exp\_int\_freq

#### 4.5.3 PIPE 周波数は変更されましたか?

Ultrascale FPGAs 以降を使用する場合、PCIe ブロックが IP 自体の不可欠な部分と して timing constraints を提供するため、以下の考慮事項とアクションは不要です。 PIPE モジュールについても同様です。

他の FPGA ファミリについては、PIPE clock の設定が正しいことを次のように確認 することが重要です。

**変更後にPCle** ブロックのサンブル プロジェクトを生成し、そのプロジェクトの synthesis を実行します。 Vivado では、これは通常、プロジェクトのソース階層で PCle ブロックを右クリックし、"Open IP Example Design..."を選択することによっ て行われます。 design の場所を選択し、それが生成されたら、左側の列で "Run Synthesis" をクリックして synthesis を起動します。

次に、synthesis report で PIPE clock モジュールの instantiation parameters を取得 します (Vivado では、 pcie\_example/pcie\_example.runs/synth\_1/runme.log のよう なものとして見つかります)。このレポートで、次のようなセグメントを検索しま す。

```
INFO: [Synth 8-638] synthesizing module 'example_pipe_clock' [...]
Parameter PCIE_ASYNC_EN bound to: FALSE - type: string
Parameter PCIE_TXBUF_EN bound to: FALSE - type: string
Parameter PCIE_CLK_SHARING_EN bound to: FALSE - type: string
Parameter PCIE_LANE bound to: 4 - type: integer
Parameter PCIE_LINK_SPEED bound to: 3 - type: integer
Parameter PCIE_REFCLK_FREQ bound to: 0 - type: integer
Parameter PCIE_USERCLK1_FREQ bound to: 4 - type: integer
Parameter PCIE_USERCLK2_FREQ bound to: 1 - type: integer
Parameter PCIE_DEBUG_MODE bound to: 0 - type: integer
```

このレポートのパラメーターは、xillybus.v に表示される pipe\_clock の instantiation のパラメーターと一致する必要があります。これは次の形式です。

pcie_[]_pipe_clock #	
(	
.PCIE_ASYNC_EN	( "FALSE" ),
.PCIE_TXBUF_EN	( "FALSE" ),
.PCIE_LANE	( 6'h08 ),
.PCIE_LINK_SPEED	(3),
.PCIE_REFCLK_FREQ	(0),
.PCIE_USERCLK1_FREQ	(4),
.PCIE_USERCLK2_FREQ	(4),
.PCIE_DEBUG_MODE	(0)
)	
pipe_clock	
(	
[ ]	
);	

比較する3つのパラメーターは PCIE\_LINK\_SPEED、PCIE\_USERCLK1\_FREQ、お よび PCIE\_USERCLK2\_FREQ であり、一致する必要があります。一致する場合 (例 に示すように)、timing constraints を含め、すべてが正しく設定されています。そう でない場合は、次の2つのアクションを実行する必要があります。

- xillybus.vの instantiation parameters は、サンプル プロジェクトの synthesis report と一致するように更新する必要があります。
- timing constraints はサンブル プロジェクトに合わせて調整する必要があります。これを正しく行わないとすぐに問題が発生するわけではありませんが、design の信頼性に影響を与える可能性があるため、これはより困難です。

xillybus.vの PCIE\_LANE パラメータがサンブル ブロジェクトのパラメータよりも大きい場合は、そのままにしておいても問題はありません。多くの場合、そうする方が簡単です。

#### 4.5.4 timing constraints の適応

PCIe ブロックの clocks の変更が発生した場合は、それを反映するように timing constraints を調整する必要があります。

constraints は、選択した FPGA と Vivado のリビジョンに依存するため、これを正しく行うのは多少難しい場合があります。この調整を回避することが、link speed

と lanes の数の組み合わせを (可能な場合) 選択することによって、PIPE clock の周 波数を変更しないようにしようとする主な動機です。ただし、PIPE clock の周波数 が変わらない場合でも、constraints の更新が必要な場合があります。

繰り返しになりますが、Ultrascale ファミリ (およびそれ以降) の FPGA を使用する 場合、PCIe ブロックの IPs がこれを内部で処理するため、timing constraints を処理 する必要はありません。

timing constraints を調整するには、まずサンプル プロジェクトの constraints を見っけます。 Vivado では、通常、

example.srcs/constrs\_1/imports/example\_design/xilinx\_\*.xdc 形式の ファイルです。

lanes および/または link speed の数が変更される前の PCle ブロックの設定で1 つ のサンプル プロジェクトを生成し、これらの変更後に1 つのサンプル プロジェク トを生成することを強くお勧めします。2 つのサンプル プロジェクトの constraint ファイル間の単純な diff は、constraints の適応が必要かどうか、必要な場合はどの ような方法であるかについて明確な答えを与えます。

constraint ファイルの "Timing constraints" セクションと xillydemo.xdc のセクション を比較します。サンプル プロジェクトでは、logic 階層内の絶対位置によって logic 要素を選択するため、編集が必要です。たとえば、サンプル プロジェクトで次のよ うな timing constraint があるとします。

set\_false\_path -to [get\_pins {pcie\_vivado\_support\_i/pipe\_clock\_i/ pclk\_i1\_bufgctrl.pclk\_i1/S0}]

xillydemo.xdc では、次のように記述します。

set\_false\_path -to [get\_pins -match\_style ucf \*/pipe\_clock/ pclk\_i1\_bufgctrl.pclk\_i1/S0]

主な違いは、Xillybus の constraints で使用される相対パスにあります。 Xilinx の ツールの以前のリビジョンでは一部の constraints が必要であり、それ以降のリビ ジョンでは不要になるため、他にもわずかな違いがある可能性があります。

timing constraints で変更を行った後、design の implementation の後に timing report を確認して、変更が logic に反映されたことを確認することが重要です。

最後に、一部の demo bundles の xillydemo.xdc に存在する次の 2 つの constraints について説明する価値があります。

set\_case\_analysis 1 [get\_pins -match\_style ucf \*/pipe\_clock/

pclk\_i1\_bufgctrl.pclk\_i1/S0]
set\_case\_analysis 0 [get\_pins -match\_style ucf \*/pipe\_clock/
pclk\_i1\_bufgctrl.pclk\_i1/S1]

これらの constraints は、Xilinx AR #62296 で説明されているように、Vivado のかな り古いリビジョンを使用する場合、Gen1 PCle ブロックに必要です。したがって、 最近の Xilinx ツールでは省略される場合があります。

#### 4.5.5 PIPE clock モジュールの更新

前述のとおり、この手順は Ultrascale FPGAs 以降では必要ありません。

場合によっては、特に link speed を 2.5 GT/s (Gen1) から、または 2.5 GT/s (Gen1) に増やす場合、vivado-essentials/ ディレクトリにある pcie\_\*\_vivado\_pipe\_clock.v ファイルを更新する必要があります。

このファイルは、xillydemo-vivado.tcl を実行することにより、初期プロジェクト セットアップの一部として自動的に生成されます。 PCle ブロックの構成によっ て、特に 2.5 GT/s に限定されているかどうかによって、わずかに変化する可能性が あります。

推奨される方法は、Vivado プロジェクトを xillydemo-vivado.tcl script で再生成する ことです。つまり、新しい demo bundle から開始し、前の段階で変更されたファイ ルをそこにコピーします。

- PCle ブロックの XCl ファイル
- xillydemo.xdc
- Ianes および link speed の新しい数に適応するために編集された Verilog / VHDL ファイル。

これらのファイルを新しい demo bundle にコピーして、xillydemo-vivado.tcl script でプロジェクトを生成すると、PIPE clock module が PCle ブロックの設定に従って いること、およびプロジェクトが変更前の残りのファイルに依存しないことが保証 されます。

または、段落 4.5.3 で作成されたサンプル プロジェクトから pcie\_\*\_vivado\_pipe\_clock.v ファイルを更新します。使用するファイルは、vivado-essentials/ のファイルとまっ たく同じ名前で、通常、サンプル プロジェクトのファイル階層の奥深くにありま す。このファイルを vivado-essentials/ にコピーします (既存のファイルを上書きし ます)。

### 4.6 FPGA 部品番号の変更

ある FPGA ファミリから別のファミリに移行する場合、別の demo bundle から開 始する必要があります。 PCle ブロック (および XillyUSB を使用した MGT ブロッ ク) に関連する違い (微妙な場合もあります) があります。これらの違いには、異な る Xillybus IP core と異なる wrapper modules が必要です。

Vivado / ISE でプロジェクトの一部を変更しようとすると、implementation でプロ ジェクトにエラーが発生する可能性があります。 implementation が成功したとして も、logic が動作しないか、信頼性が低い可能性があります。

ただし、同じ FPGA ファミリ内にとどまる場合は、多くの場合、部品番号を変更するだけで十分です (ピン配置と constraints に関する上記の考慮事項に加えて)。

-部の FPGA ファミリ (特に Ultrascale) では、logic fabric 内の PCle ブロックの位 置(site)は PCle ブロック自体の属性であるため、変更が必要になる場合がある ことに注意してください。さらに、それぞれの特定の FPGA とそれぞれの特定の package には、育効な sites の独自のセットがあります。したがって、PCle ブロッ ク用に選択された site が新しい FPGA に存在しない場合、FPGA の変更は PCle IP の属性をリセットする可能性があります。

PCle ブロックの位置 (site) にある無効なサイトに対する Vivado の反応は、非常 に破壊的です。この場合、PCle ブロックの "upgrade" (FPGA を変更した後に IP の ロックを解除するために常に必要な操作) により、PCle ブロックのいくつかの属性 が任意の値にリセットされます。そうしている間に、次のような Critical Warning が生成されます。

CRITICAL WARNING: [IP\_Flow 19-3419] Update of 'pcie\_ku' to current project options has resulted in an incomplete parameterization. Please review the message log, and recustomize this instance before continuing with your design.

この問題に注意を払わずにプロジェクトの implementation を試みることは完全に無 意味であり、誤解を招くような多数の warnings、Critical Warnings、およびおそら くエラーにつながるだけでなく、その結果があったとしても、機能することにはほ ど遠いでしよう。

解決策は、プロジェクトの部品番号属性を変更する前に、新しい FPGA で有効な PCle ブロック サイトを割り当てることです。変更前後の FPGA 部分に共通のサイ トがない場合は、XCI ファイルを手動で編集する必要がある場合があります (この 場合、GUI でこの変更を行うことができず、許可されたサイトに設定が制限される ためです)。現在の FPGA パーツ上)。

5

# トラブルシューティング

#### 5.1 implementation中のエラー

Xilinxのツールのリリース間のわずかな違いにより、bitfileを作成するためのimplementationの 実行に失敗することがあります。

問題がすぐに解決しない場合は、Xillybus の Web サイトにある電子メール アド レスから支援を求めてください。失敗したプロセスの出力ログを添付してくださ い。特に、ツールによって報告された最初のエラーの前後に注意してください。ま た、design でカスタム変更が行われた場合 (つまり、demo bundle からの流用)、こ れらの変更について詳しく説明してください。また、Vivado (または ISE) のどの バージョンが使用されたかを記載してください。

## 5.2 PCle ハードウェアの問題

通常、PCle カードは host の BIOS および/またはオペレーティング システムによっ て適切に検出され、host の driver は正常に起動します。

ほとんどの PC コンピューターでは、BIOS は boot プロセスの早い段階で、検出された周辺機器のリストを短時間表示します。 Xillybus インターフェイスが正常に検出されると、vendor ID 10EE および device ID EBEB を含む周辺機器がリストに表示されます。

オペレーティング システムによるカードの検出については、次の2つのドキュメントのいずれか該当する方を参照してください。

- Getting started with Xillybus on a Linux host
- Getting started with Xillybus on a Windows host

カードの検出の失敗 (またはコンピューターの boot プロセスの失敗) は、bus との インターフェイスを Xilinx の PCle IP core に依存している Xillybus IP core とは関係 ありません。

最初に、次のことを確認することをお勧めします。

- bitstream は、コンピューターの電源を入れたとき (または PCI-SIG 仕様に関しては、電源を入れた直後) に既に FPGA にロードされていました。
- reference clock を含む PCle ワイヤの pinouts は正しいです (これは placement report で確認できます)。
- ボードは、正しい reference clock を FPGA に提供します。

問題がすぐに見つからない場合は、ボードに付属の PCle のサンプル プロジェクト を試すことをお勧めします。これにより、不適切なジャンパ設定や、ハードウェア の欠陥が明らかになる場合があります。

カードがこのサンプルで検出され、Xillybus では検出されない場合は、2 つの designs の pinouts を比較すると役立つ場合があります。それらが等しい場合、次の ステップは、IP GUI を呼び出して Xilinx の PCIe cores の属性を比較することです (各プロジェクトを開いた状態で Project Manager の XCI / XCO 要素をダブルクリッ クします)。

次の構成要素は、調整が必要な場合があります。

- reference clock の周波数 (GUI では "Interface Frequency" と表示される場合が あります)。
- base class および sub class (可能性は低いですが、class が不明であると見な された場合、一部の比較的古い PC コンピューターは boot プロセスに失敗し ました)。
- ベース アドレスの register 設定、vendor ID、device ID、および割り込み設定 を除き、変更しないでください。

問題が解決しない場合は、Xillybus の Web サイトにある電子メール アドレスから支援を求めてください。